陕西天士立科技有限公司
上海暄泓科学仪器有限公司

点击查看大图
本指导性文件(以下简称文件)的目的是对不同的验证技术予以介绍,并对这些技术涉及的术语进行统一定义。 本文件是为从事集成电路IP核(Intellectual Property Core, 以下简称IP)和系统芯片(System-on-Chip,以下简称SoC)开发设计的工程人员编写的。包括从事创建IP的设计及验证、以及为了设计SoC而从事IP集成...
| 术语 | |
|---|---|
| 物理原型 | physical prototype |
| 随机测试图形模拟 | random pattern simulation |
| 可重构原型系统 | re-configurable prototyping system |
| 寄存器传输级语言 | register transfer language |
| 半形式验证 | semi-formal verification |
| 信号覆盖率 | signal coverage |
| 语句覆盖率 | statement coverage |
| 静态功能验证 | static functional verification |
| 符号模拟 | symbolic simulation |
| 系统芯片 | System-on-Chip |
| 测试平台 | testbench |
| 定理证明 | theorem proving |
| 信号触发覆盖率 | toggle coverage |
| 触发覆盖率 | triggering coverage |
| 验证度量 | verification metrics |
| 虚拟原型 | virtual prototype |
| 被访问状态覆盖率 | visited state coverage |
| 等效性布尔检验 | boolean equivalence checking |
| 等效性形式检验 | formal equivalence checking |
| FS 状态机覆盖率 | FSM arc coverage |
| 测试套件由功能级向 RTL 级的移植 | functional to RTL test suite migration |
| 黄金模型检验器 | golden model checkers |
| 物理验证 | physical verification |
| 回归测试 | regression testing |
| 测试套件由 RTL 级向网表级的移植 | RTL to netlist test suite migration |
| 等效性时序检验 | sequential equivalence checking |
| 验证测试套件的移植 | verification test suite migration |
| 等效性验证 | Equivalence Verification |
| 集成验证 | Integration Verification |
| 目的性验证 | Intent Verification |
| IP 验证 | IP Verification |
| 专用原型 | application-specific prototype |
| 分支覆盖率 | branch coverage |
| 基于周期的模拟 | cycle-based simulation |
| 确定性模拟 | deterministic simulation |
| 定向的模拟 | directed simulation |
| 动态 - 形式混合验证 | dynamic-formal hybrid verification |
| 动态验证 | dynamic verification |
| 仿真 | emulation |
| 仿真系统 | emulation systems |
| 预期结果检验 | expected results checkers |
| 表达式覆盖率 | expression coverage |
| 基于事件的模拟 | event-based simulation |
| 形式验证 | formal verification |
| 功能覆盖率 | functional coverage |
| 硬件加速 | hardware acceleration |
| 硬件代码覆盖率 | hardware code coverage |
| 硬件建模 | hardware modeling |
| 软/硬件协同验证 | hardware/software co-verification |
| 模型检验 | model checking |
| 非定向模拟 | non-directed simulation |
| 路径覆盖率 | path coverage |
| 协议检验器 | protocol checkers |
| 仿真器 基于现场可编程器件(如 FPGA)的可重构逻辑系统 | 专门设计的硬件和软件系统,通过编程来实现目标设计的行为并进行其功能仿真,能够以接近最终目标设计的速度进行模拟。 |
| 协议检验器 嵌入到测试平台或设计中的单元 | 监视接口的事务处理以及检查任何无效操作的单元,在模拟过程中美利体育登录入口官网到无效操作即标记为错误。 |
| 物理原型 基于 FPGA、ASIC 核、微处理器等构成的硬件系统 | 目标设计的一种硬件表达方式,运行性能接近目标设计平台的性能,用于开发和调试应用软件、测试系统性能等。 |
| 硬件加速器 特别设计的硬件平台 | 为加速某些模拟操作而将软件模拟中部分或全部的组件具体安排在特别设计的硬件平台中的过程,测试平台在软件中运行,被验证的设计在硬件加速器中运行。 |
| 硬件模型器 硬件样片 | 接收来自模拟器的输入,然后将该输入送到硬件样片中运行一个以上的周期,获得器件的输出信号,并将它送回模拟器。 |
| 预期结果检验器 系统验证平台的一部分 | 对模拟结果与事先制订的预期响应文件进行比较,如果两者不符,将立即报错。 |
Copyright ?2007-2026 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证:京ICP证110310号
页面更新时间: 2026-06-30 12:41