美利体育登录入口官网:SJ/Z 11354-2006
集成电路模拟／混合信号IP核规范
Integrated circuit analog/mixed-signal IP core specification
- 标准号
- SJ/Z 11354-2006
- 发布
- 2006年
- 国际标准分类(ICS)
- 33.040 电信系统
- 总页数
- 44页
- 发布单位
- 行业标准-电子
- 当前最新
- SJ/Z 11354-2006
- 引用标准
- SJ/Z 11357-2006 SJ/Z 11358-2006
- 本体
- 系统级芯片
- 适用范围
- 本规范规定了交付项及其相关的设计指南和数据格式，以便于已确定工艺的混合信号IP核（Intellectual Property Core, 以下简称为IP）进行测试、交换及集成。这些元件主要以数字系统芯片的应用作为目标。 本规范还提供了一个详细的交付项模型清单，以便于对工艺已确定的混合信号IP进行交换、集成及验证。 数据格式的“使用领域”规定为集成电路中IP的创建、定义、交换以及集成的描述。
| 术语 | 描述 |
|---|---|
| 混合信号 IP 核 Analog/Mixed-Signal IP Core | 指具有复杂功能的模块，如 PLL、A/D、D/A 等，以数字系统芯片应用为目标，具有和鲁棒接口且易于与其环境分离开的知识产权核。 |
| 交付项 Deliverables | IP 开发商向 IP 集成者提供的用于测试、交换及集成的文件、数据格式、模型和信息的清单。 |
| 系统级芯片 System on Chip (SoC) | 以数字逻辑电路为主，带有少量模拟元件的器件，例如由 DSP 核、RAM 高速缓存、uP 核、A/D 和 D/A 转换器组成的系统。 |
| 硬核 Hard Core | 指经过目标工艺验证的（硬）模块，即 IP 是基于有目标工艺的版图形式。 |
| 软核 Soft Core | 指以硬件描述语言（HDL）形式提供的 IP 核，可综合，具有工艺可移植性。 |
| 固核 Firm Core | 介于软核和硬核之间的 IP 核形式，通常包含部分综合后的网表或布局信息。 |
| 压焊点 Bond Pad | 定义不仅包括键合处金属的几何形状，还包括全部所需的支持结构（如 ESD 二极管保护、数字缓冲器等）。 |
| 工艺容差 Process Tolerance | 指满足 IP 规范要求的器件参数的范围，用于确定所选工艺流程对 IP 的影响。 |
| 工艺敏感性 Process Sensitivity | 描述影响 IP 功能、性能和其他特性的工艺参数，使集成者能够看到性能规范随工艺的变化。 |
| 静态验证的数字时序模型 Static Verification Digital Timing Model | 包含 A/MS IP 数字部分的静态时序信息，用于静态时序分析与所有其他节时序分析一起使用。 |
| 总线功能模型 Bus Functional Model | 描述 A/MS IP 数字接口的总线功能，使集成者能把它与芯片上的其他 IP 一起做总线功能模拟。 |
| 外围互连模型 Peripheral Interconnect Model | 描述包含 IP 延迟模型的接口互连网络层，用 R 和 C 为从输出缓冲到 IP 物理边界之间的短线建模。 |
| 电气端口模型 Electrical Port Model | 推荐 A/MS IP 接口电学特性的电路级描述，分为数字电学端口模型和模拟电学端口模型。 |
| 模块级 HDL 模拟模型 Module-Level HDL Simulation Model | 一种由细化功能的模块子模型组成的功能模型，使综合器进行混合层级、混合模式的模拟。 |
| 详细的晶体管/门级原理图 Detailed Transistor/Gate-Level Schematic | 包含晶体管/门级带有相关器件参数值的电路描述全图，用于在功能上和性能上理解 IP。 |
| 电路级模拟网表 Circuit-Level Analog Netlist | 主要用于模拟，包含基本的 IC 器件和用于验证的寄生效应选项的网表。 |
| 物理网表 Physical Netlist | 主要目的是为了进行 LVS（版图与原理图一致性验证）。 |
| 物理隔离规范 Physical Isolation Specification | 描述所需附加的 IP 外部的阱区保护，如要求附加阱区保护，必须用文件描述其类型。 |
| 布局约束 Layout Constraints | 与模拟中有关的所有布局约束条件，包括布图规划的约束条件、与热源和应力有关的约束等。 |
| 邻近效应 Proximity Effect | 所有近程效应，例如热消散、噪声考虑等，必须用文件描述。 |
| 互连规范 Interconnect Specification | 包括所有特殊连接的准则，例如对 IO 线的特殊要求、布线约束条件等。 |
| 衬底敏感性 Substrate Sensitivity | 描述衬底噪声的要求，数字电路在频带的衬底噪声必须限制在特定值以下。 |
| 声明和前提假设 Declarations and Assumptions | IP 供应商必须为用户的评估和选择提供的特征和特性的信息，包括功能、性能、电源利用率、实施尺寸等。 |
| 声明的验证 Verification of Declarations | 描述对 IP 供应商所做声明做出检验的过程，包括各种测试模拟的讨论和结果、检查的级别等。 |
| 版本历史 Version History | IP 供应商必须提供的 IP 版本更新的过程，描述与 IP 有关的变化和版本发布。 |
| 已知的缺陷 Known Defects | 有关 IP 中已知存在的错误、疑点和其他问题的记录，包括为修复缺陷所做的工作和计划。 |
| 应用说明 Application Notes | 为使用于的系统设计者提供可选项，实现用户化，包括典型的应用原理图、功耗、温度等信息。 |
| 工艺定义 Process Definition | 描述 IP 设计针对的制造工艺，包括工艺要求、工艺容差、工艺敏感性等。 |
| 系统架构和设计 System Architecture and Design | 给出三种模型，算法级模型、系统评估模型/行为模型、完成压焊的 IP/原型，目的是在系统架构和系统设计的过程中提供帮助。 |
| 算法级模型 Algorithm-Level Model | 描述了功能的数学模型，必要时也描述 IP 的关键行为（性能规范），可以是架构级的其他模块所使用的任何高级语言形式。 |
| 系统评估模型/行为模型 System Evaluation Model/Behavior Model | 只描述 IP 模块的功能和性能，并不提供具体实施的细节，可以用关键选项参数化。 |
| 完成压焊的 IP/原型 Bonded IP/Prototype | 带有测量数据，用于进行集成美利体育登录入口官网（美利体育登录入口官网过程中软件和硬件一起运转）的模拟系统。 |
| 数字占位符模型 Digital Placeholder Model | 用于帮助集成者走通一个典型数字设计的环境，通常作为 A/MS 集成的案例，精确到引脚，描述最少的功能特性和时序信息。 |
| 功能/时序数字模拟模型 Functional/Timing Digital-Analog Model | 以数字模拟语言描述 A/MS IP 的模型，精确到引脚，描述在输入和输出引脚之间整个 A/MS 的功能特性和（动态）时序行为。 |
| 数字电学端口模型 Digital Electrical Port Model | 器件级接口网表，用于确认系统接口，提供 IP 的接口特征。 |
| 模拟电学端口模型 Analog Electrical Port Model | 描述模拟接口的电学行为，一般说，输入和输出缓冲器特性以 Hspice 层级的规模描述。 |
| 信号要求 Signal Requirements | 列出信号要求，并提供有关信号要求的附加信息，包括测试向量、测试信号、数字信号、模拟信号等。 |
| 测试要求 Test Requirements | 列出测试要求，并提供有关这些测试要求的附加信息，包括功能性的生产测试和规范一致性检查等。 |
| 物理模块实现 Physical Module Implementation | 与 IP 的物理集成直接相关，包括物理模块的详细描述、引脚列表、禁布区域、占用面积等。 |
| 层次映射表 Hierarchy Mapping Table | 描述数据库中每个设计层的 GDSII 数据流和数据类型。 |
| 一般物理规则 General Physical Rules | 包括物理隔离规范、布局规则、互连规范等。 |
| 布线约束 Routing Constraints | 模拟 IP 的布线约束条件，包括几何约束条件、关键信号布线约束条件、阻抗约束条件等。 |
| 特殊引脚要求 Special Pin Requirements | 包括焊点布线、负载约束条件等。 |
| 附加电源、地线和衬底互连约束 Additional Power, Ground, and Substrate Interconnect Constraints | 对电源和地线的约束条件、电源引脚的分隔、所需保护环的数量和类型。 |
| 用户向导 User Guide | 包含工作模式、测试方法、模块的物理实现等设计指南。 |
| 测试 Testing | 测试模拟 IP 或者混合信号 IP 的通用指南，包括混合信号电路的 5 种形式、IDDQ 测试、测试总线等。 |
| 基于模块的设计方法 Module-Based Design Method | 基于模块、基于核或者基于系统级宏单元的设计，由工艺尺寸缩。唇、使用复杂的功能模块，把整个系统集成到一个单个芯片上。 |
| 模拟 IP 的必要性 Necessity of Analog IP | 在很多行业市。ɡ缤ㄐ藕投嗝教澹┲，对集成模拟模块有很高的需求，因为需要有与“现实”世界的接口。 |
| 模拟/混合信号 IP 规范的需求 Requirements for Analog/Mixed-Signal IP Specifications | IP 设计者和集成者之间需要互换标准，以使模拟/混合信号模块集成到以数字为主体的设计过程顺利进行。 |
| 数字 IP 规范与模拟 IP 规范比较 Comparison of Digital IP and Analog IP Specifications | 给出关于数字 IP 和模拟/混合信号 IP 之间主要相似点和差异。 |
| 相似点 Similarities | 标准给出 IP 供应商和 IP 集成者之间的明确分界，基本交付项是相同的。 |
| 不同点 Differences | 交付项需要有一个定义工艺的附加部分，现行交付项的许多内容已扩展到可以覆盖模拟/混合信号组件和模拟/混合信号的重要效应。 |
| 抽象层 Abstraction Layer | 因为设计和集成时需要对附加的技术和应用做专门考虑，所以模拟功能不能同数字功能那样做抽象，因此没有抽象层。 |
| 软核、固核和硬核 Soft, Firm, and Hard Cores | 首先通过的模拟标准只考虑专用工艺的硬核，一般说，模拟设计与数字设计不同的是不可便携。 |
| 输入/输出 Input/Output | 模拟接口比数字接口更复杂，这是因为模拟信号的电平问题以及对阻抗状态的更严格约束。 |
| 工艺依赖性 Process Dependency | 模拟设计经常需要一些非标准工艺的组件，例如电阻器和电容器。 |
| 环境依赖性 Environmental Dependency | 模拟组件的性能对包括电压供给、摆幅以及温度等环境条件非常敏感。 |
| 设计指南/规则 Design Guidelines/Rules | 对于模拟电路，IP 开发商使用一般的设计指南来控制整个 IC 的设计过程。 |
| 电流源视频转换器 Current Source Video Converter | 8 位电流源输出 D/A 转换器，适合于视频驱动应用，特别是对于标准 PC 和工作站监视器的红，绿，蓝（RGB）输入端。 |
| IP 的提交示例 IP Submission Example | 交付项中的条款可以分阶段提供，包括发布广告、索取系统评估模型、声明的验证及数据格式和交付项的列表等。 |
| 缩略语 Abbreviations | 文档中使用的各种缩略语及其含义，如 CB（电荷泵）、DNL（微分非线性）、DRC（设计规则检查）等。 |
美利体育登录入口官网: SJ/Z 11354-2006 中提到的仪器美利体育官网首页网址
| 示波器 高带宽 | 用于捕获包含多数进位和满量程跳变在内的 D/A 输出波形。 |
| 数字电压表 高精度 | 用于测量 D/A 转换器的输出电平，进行线性度（INL，DNL）的测试。 |
| 高带宽采样数字化仪 带宽大于 2GHz，误差小于 0.05% | 用于测量伪跳变能量和设置时间，保留所采样信号的高频分量。 |
