美利体育登录入口官网:SJ/Z 11355-2006
集成电路IP／SoC功能验证规范
Specification for integrated circuit IP/SoC functional verification
- 标准号
- SJ/Z 11355-2006
- 发布
- 2006年
- 国际标准分类(ICS)
- 31.200 集成电路、微电子学
- 总页数
- 55页
- 发布单位
- 行业标准-电子
- 当前最新
- SJ/Z 11355-2006
- 引用标准
- SJ/Z 11359-2006
- 本体
- 测试平台
- 适用范围
- 集成电路IP核（Intellectual Property Core,以下简称IP）功能验证的目的是确保设计人员正确掌握并实现IP的设计意图。对于使用IP的最终用户，完整的验证足以向其保证供应商已经经过采取了合理的步骤来保障IP的质量，从而增强其在项目中使用IP的信心：而对于IP供应商，优秀的验证方法学则会带来实际的经济利益，一方面会赢得客户的满意，另一方面会降低IP的支持和维护成本。 功能验证的理论和方法有很多。通常，为了很好地确保产品质量往往要求多种验证方法混合使用。本规范是定义一些基本的验证方法，同时也简要地说明IP供应商应如何使用这些方法，才能被IP用户更好地理解和复用。 本规范的最终目的是，尽可能地推动最终用户在其产品的集成和芯片级验证过程中重用IP供应商所交付的验证环境。通常，验证环境由测试平台、模型、脚本文件和其他交付项组成，本规范对此进行详细说明。 本规范没有对给出的各种功能验证方法做具体解释说明，也不要求在验证中用到全部方法。在用到某种方法时，应参照本规范中相应条款对该方法的说明。
| 术语 | 描述 |
|---|---|
| IP on Re Prototype IP on Re Prototype | 专用原型：用商业元件构造的原型设计。 |
| 断言监控模拟 Assertion monitors | 在动态模拟中检验 IP 具有属性的模块，也称断言检验器。 |
| 断言或属性 Assertion or Property | 可以在动态模拟和形式化验证中检验的设计意图语句。 |
| 行为模型 Behavioral Model | 反映了部分或全部模块功能的模型，但其编写方式不能通过设计流程，因此可能无法综合。 |
| 布尔或结构等效性检验 Boolean or Structural Equivalence Checking | 一种形式化等效检验方法，首先确定两个不同版本设计中相对应的输入、输出和存储器单元，然后证明存储器单元输入的组合逻辑或者一对输出是相等的，亦即证明了它们实现了相同的真值表。 |
| 分支覆盖率 Branch Coverage | 测量哪些分支被执行了，如 |
| 总线功能模型 Bus Functional Model or BFM | 用于提供简单的总线美利体育官网首页网址模型来验证连接在总线上的 IP（如 AMBA 总线）。 |
| 代码覆盖率 Code Coverage | 在设计的动态验证中根据语法定义的覆盖率度量，包括语句覆盖率、信号的触发、有限状态机状态转移和状态通过、if/else 分支覆盖率、条件语句覆盖率（判断条件为其的度量）、if/else 和 case 语句遍历以及一般的信号翻转率。 |
| 兼容性测试 Compliance tests | 证明 IP 符合某标准的测试（如 AMBA 总线协议）。 |
| 约束 Constraint | 定义设计中信和号之间相互关系的规则。可以组合逻辑，也可以是时序逻辑，可以在伪随机测试向量生成和形式化方法中使用。 |
| 覆盖率监控模块 Coverage monitors | 用于检验在动态模拟中某个确定事件是否发生的监控模块。 |
| 基于周期的模拟 Cycle-Based Simulation | 周期评估一次设计要素的模拟。与基于事件的模拟相对应。 |
| 定向或确定性模拟 Directed or Deterministic Simulation | 明确指定激励的模拟，并与期待的响应进行比较。与随机或伪随机模拟相对应。 |
| 驱动模块 Driver | 测试平台中给待验证的 IP 输入信号赋值的部分，好的测试平台设计风格要求驱动模块只驱动接口信号。 |
| 动态形式化验证 Dynamic Formal Verification | 一种使用模拟结果作为形式化分析起始点的技术。一般只搜索一部分状态空间，因此要比从复位状态开始的模型检验方法缺乏彻底性。 |
| 动态验证 Dynamic Verification | 使用一系列激励来执行设计的模型。 |
| 仿真 Emulation | 特别设计的硬件和软件系统，使用某些可配置的硬件（如 FPGA），可以比传统的基于工作站或 PC 的模拟器更快地模拟一个设计。 |
| 等效性验证 Equivalence Verification or Checking | 判断两个设计（可能是不同抽象层次或格式）功能是否一致的过程，等效性检验经常使用形式化方法静态执行。 |
| 基于事件的验证 Event-Based Verification | 事件（输入值的变化，可能在一个时钟内多次变化）在整个设计中执行，直至达到稳定状态的一种模拟方法。与基于周期模拟相对应。 |
| 期望值检验 Expected Results Checks | 一种检验模拟结果与正确的预期结果是否一致的方法。 |
| 表达式覆盖率 Expression Coverage | 布尔表达式执行情况的测量，比如在一个 |
| 形式约束驱动激励生成 Formal Constraint-Driven Stimulus Generation | 使用形式化方法生成满足一组约束条件的目标测试。 |
| 形式化覆盖率 Formal Coverage or Semi-Formal Verification | 使用形式化方法通过断言和属性来衡量覆盖率结果。 |
| 形式化等效性检验 Formal Equivalence Checking | 应用形式化方法进行交叉验证，布尔/结构等效性和时序等效性是形式化等效性检验的两个例子。 |
| 形式化验证 Formal Verification | 使用数学方法和形式化技术验证设计的功能，包括目的性验证和等效性验证。该技术常被称为静态方法，因为不涉及设计的执行，与动态验证相对应。 |
| FSM 弧覆盖率 FSM Arc Coverage | 反映 FSM 中有多少个状态转移被执行。 |
| 功能覆盖率 Functional Coverage | 一种覆盖率度量，通常与随时间和事件顺序（如总线的整个操作过程）变化的行为相关，比如 IP 内部操作，这需要相当了解设计意图的人单独加以定义。 |
| 测试集从功能级向 RTL 的迁移 Functional to RTL Test Suite Migration | 一种将用于设计的抽象行为模型交列测试集转换成 RTL 级应用的测试集的方法。 |
| 黄金模型检验器 Golden Model Checkers | 用于检验两个设计的两个模型的响应的模拟监控模块，其中一个作为参考或黄金模型。 |
| 硬件加速 Hardware Acceleration | 将所有软件模拟的组件映射到一个为加速模拟进程而特意设计的硬件平台的系统。 |
| 硬件建模 Hardware Modeling | 一个模拟器从硬件中接收输入信号，并将输出信号送给硬件的软硬件协同验证。 |
| 软硬件协同验证 Hardware/Software Co-Verification | 设计的硬件和软件部分可以并行执行和验证的系统。 |
| 输入约束 Input Constraint | 对输入信号的约束。 |
| 集成验证 Integration Verification | 对所含一个或多个 IP 的 SoC 功能进行验证的过程。 |
| 目的性验证 Intent Verification | 判断一个设计是否实现了其规范所定义的行为的过程。 |
| 模型检验或属性检验 Model Checking or Property Checking | 来检验设计的所有状态空间是否存在属性冲突的形式化验证技术，比如功能规范。 |
| 监控模块 Monitor | 监控模块是在动态模拟中观测 IP 信号的探测器。 |
| 路径覆盖率 Path Coverage | 反映 |
| 物理原型 Physical Prototype | 设计的硬件替代（经常使用 FPGA 开发），可以以接近（一定要等于）真实设计的速度运行。 |
| 物理验证 Physical Verification | 检验设计的几何图形数据，以确保物理实现正确表示了原始逻辑设计的过程，包括三项不同的检验：电学规则检验（ERC）、设计规则检验（DRC），版图和电路图对比检验（LVS）。 |
| 协议检验器 Protocol Checkers | 一种检验接口的行为，并判断是否有预期的冲突和可接受的行为发生的方法。 |
| 供应商功能验证 Supplier Verification | IP 供应商执行的验证。 |
| 伪随机模拟 Pseudo-random Simulation | 使用伪随机输入进行模拟的动态验证方法，用户可以通过在结果中，自动地报告出错情况。 |
| 测试集从 RTL 向网表级的迁移 RTL to Netlist Test Suite Migration | 将在 RTL 级上执行的测试集转换成在网表级执行的测试集的方法。 |
| 随机或非定向模拟 Random or Non-Directed Simulation | 使用随机输入进行模拟的动态验证方法，与定向模拟和伪随机模拟相对应。 |
| 可配置原型系统 Reconfigurable Prototype System | 信号用个、绑定的硅片、FPGA 或内置电路模拟器实现 SoC 中的 IP 的系统。 |
| 寄存器传输级语言 Register Transfer Level Language (RTL) | 一种用来描述设计的编程语言，其只需对部分电路结构进行明确描述，而无需描述全部的电路结构，如 Verilog 和 VHDL 语言。 |
| 回归测试 Regression Testing | 以很少的人工干预，用批处理的方式运行大量“验证”（比如测试各属性检验）的技术。而且，可以批处理的分析验证结果。 |
| 顺序等效性 Sequential Equivalence | 具有不同数目或不同排列的存储器单元在相同的数据流输入时，可以产生相同的输出数据流。 |
| 信号覆盖率 Signal Coverage | 反映状态信号的执行情况。 |
| 语句覆盖率 Statement Coverage | 反映 RTL 中每条语句被执行的次数。 |
| 静态功能验证 Static Functional Verification | 不使用验证测试集，只通过形式化数学技术对设计进行验证。 |
| 存根模型 Stub Model | 一类特殊的行为模型，只对测试互连情况所需的接口信号进行了建模，可以给存根模型的输出赋值。 |
| 符号模拟 Symbolic Simulation | 部分或全部输入都是符号变量的模拟，这些变量的功能贯穿设计的始终。 |
| 片上系统 System-on-Chip (SoC) | 在单个芯片上集成多个 IP，实现一个特定的功能。 |
| 定理证明 Theorem Proving | 形共逻辑表达设计规范，并使用遵从该规范的形式化验证技术。 |
| 信号触发覆盖率 Toggle Coverage | 反映信号的哪一位翻转了。 |
| 触发覆盖率 Triggering Coverage | 反映每个进程是否被敏感度列表中对应的每个信号触发。 |
| IP 验证 IP Verification | 验证 IP 功能的过程，比如组件的单元测试。 |
| 验证度量 Verification Metrics | 衡量验证过程效果的技术，包括代码覆盖率度量、功能覆盖率度量和错误跟踪度量。 |
| 验证测试集移植 Verification Test Suite Migration | 将设计的某个层次（如门级网表）上执行的测试集移植到适用于另一个层次（如 RTL 级）执行的测试集的方法。 |
| 虚拟原型 Virtual Prototype | 一个组件或整个系统的虚拟开发，在探索设计的替代方案和正确性测试方面很有用。 |
| 被访问状态覆盖率 Visited State Coverage | 反映在模拟过程中 FSM 有多少个状态中被访问到。 |
美利体育登录入口官网: SJ/Z 11355-2006 中提到的仪器美利体育官网首页网址
| 形式化验证工具 | 用于执行等效性检验、模型检验、属性检验、定理证明等静态验证技术的商业或内部开发工具。 |
| 模拟器 | 用于运行测试平台、执行功能验证的软件或硬件环境，包括基于工作站的模拟器、PC 模拟器、FPGA 仿真器等。 |
| 硬件加速系统 | 使用 FPGA 等可配置硬件，比传统模拟器更快地模拟设计的系统。 |