| 术语 | 描述 |
|---|---|
| 可用性 availability | 系统实际能够执行其任务的时间比例。 |
| 良性故障 benign failure | 其惩罚与正确服务交付提供的利益处于同一数量级的故障。 |
| 错误补偿 compensation, error | 错误处理的一种形式,当错误状态包含足够的冗余以允许正确服务交付时。 |
| 覆盖 coverage | 系统在验证期间所提交的情况的代表性程度与实际运行寿命期间所面临的情况的比较度量。 |
| 错误美利体育登录入口官网 detection, error | 识别系统状态错误的行为。 |
| 美利体育登录入口官网到的错误 detected error | 被美利体育登录入口官网算法或机制识别为错误的错误。 |
| 故障诊断 diagnosis, fault | 确定错误位置和性质的行为。 |
| 错误 error | 系统中故障的表现。 |
| 容错 fault tolerance | 系统或组件在存在硬件或软件故障的情况下继续正常运行的能力。 |
| 故障屏蔽 masking, fault | 即使在没有错误的情况下,系统性地应用错误补偿的结果。 |
| 错误恢复 recovery, error | 一种错误处理形式,其中用无错误状态替换错误状态。 |
| 可靠性 reliability | 系统或组件在指定条件下,在指定时间内执行其所需功能的能力。 |
| 故障移除 removal, fault | 旨在减少故障存在(数量、严重程度)的方法和技巧。 |
| 服务 service | 系统用户感知到的系统行为。 |
| 单点故障 single point of failure | 相对于系统而言,导致该系统无法执行其预期功能的故障。 |
| 系统规范 specification, system | 关于系统要求的商定描述。 |
| 系统状态 state, system | 在某一时刻定义系统、组件或模拟特性的变量所取的值。 |
| 系统 system | 一组互连的板卡,通过执行指定功能来实现特定目标。 |
| 系统故障 system failure | 可能损害系统安全的硬件和软件故障(例如,不考虑非安全相关的故障和设计缺陷)。故障包括故意和无意的设计或实施缺陷(包括恶意硬件和软件)以及组件故障。 |
| 测试 testing | 使用有值输入进行的动态验证。 |
| 瞬态 transient | 由临时环境条件引起的故障或错误。 |
| 验证 validation | 在开发过程中或结束时评估系统或组件,以确定其是否满足特定要求。 |
| 确认 verification | 评估系统或组件,以确定给定开发阶段的产物是否满足该阶段开始时施加的条件。 |
| 板卡 board | 连接到总线的美利体育官网首页网址。通常由印刷电路板制成。也称为模块。 |
| 控制和状态寄存器 control and status register (CSR) | 通过读写事务访问的内存映射寄存器,用于观察节点状态或控制其操作。 |
| 边敏感信号 edge-sensitive signal | 其上升沿和/或下降沿用于对电平敏感信号中包含的信息进行采样的信号。 |
| 电平敏感信号 level-sensitive signal | 其高或低状态基于边敏感选通信号的上升沿和/或下降沿进行采样的信号。 |
| 节点 ID node_id | 定义初始节点地址空间的 16 位数字。在系统初始化期间,可为紧密耦合系统内的节点分配系统唯一的 node_id 值。 |
| 主总线 primary bus | 提供系统板之间交换数据基本机制的信号集合。 |
| 辅助总线 secondary bus | 提供系统板之间交换数据替代机制的信号集合,用于从主总线故障中恢复。 |
| 故障容错 fault tolerance | 见:容错(3.3.38)。 |
| 错误报告 error report | 错误日志的完整或部分摘要。 |
| 故障容错系统 Fail-Operate system | 能够在存在故障的情况下运行的系统。 |
| 故障安全系统 Fail-Safe system | 其故障只能是或可接受程度为良性故障的系统。 |
| 故障停止系统 Fail-Stop system | 其故障只能是或可接受程度为停止故障的系统。 |
| 故障 failure | 系统或系统组件在指定限制内未能执行所需功能的事件。故障可能在遇到故障时产生。 |
| 完整性 integrity | 完好无损的状态。 |
| 间歇性故障 intermittent fault | 组件中的暂时性或不可预测的故障。 |
| 中央仲裁器 Central Arbitration Logic | 负责管理总线访问请求和授予的硬件逻辑,确保单一模块在特定时间获得总线控制权。 |
| 总线收发器 BTL Interface Circuits | 用于背板信号传输的逻辑接口电路,支持 Futurebus+ 物理层通信。 |
Copyright ?2007-2026 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证:京ICP证110310号
页面更新时间: 2026-09-08 21:58